重要信息

Vivado Design Suite 2017.3 Update 1 现已推出，支持量产 Zynq UltraScale+ MPSoC -1L/-2L 器件: ZU2EG/CG、ZU3EG/CG、ZU6EG/CG、ZU9EG/CG、ZU15EG;

量产 Kintex UltraScale+ FPGA -1L/-2L 器件: KU9、KU13P; 量产 Virtex UltraScale+ FPGA -2L 器件: VU3P、VU5P、VU7P、VU9P、VU11P、VU13P对于使用这些器件的客户，Xilinx 建议您安装 Vivado 2017.3.1.对于其它器件，请继续使用 Vivado 2017.3。

注：本次更新适用于 Vivado 2017.3 的已有安装程序。 更新后，Vivado 的版本将为 2017.3.1。

功能特色

1、一个面向新一代可编程设计的设计工具

赛灵思早在1997 年就推出了ISE 设计套件。ISE套件采用了当时非常具有创新性的基于时序的布局布线引擎，这是1995 年4 月赛灵思收购NeoCAD 获得的。在其后15 年的时间里，随着FPGA 能够执行日趋复杂的功能，赛灵思为ISE 套件增添了许多新技术，包括多语言综合与仿真、IP 集成以及众多编辑和测试实用功能，努力不断从各个方面改进ISE 设计套件。Feist 表示，赛灵思通过借鉴ISE 设计套件的所有经验、注意事项和关键技术，并充分利用最新 EDA 算法、工具和技术，才打造出了这一颠覆性的全新Vivado 设计套件。

“Vivado 设计套件将显著提升当今设计的生产力，且能够轻松实现升级扩展，应对20nm 芯片及更小工艺技术所带来的容量和设计复杂性挑战。在过去15 年时间里，EDA 技术取得了长足的发展。我们是从头开始开发这套工具的，所以我们能够在套件中采用最先进的EDA 技术和标准，让其具有很强的前瞻性。”

2、确定性的设计收敛

任何FPGA厂商的集成设计套件的核心都是物理设计流程，包括综合，布局规划、布局、布线、功耗和时序分析、优化和ECO。有了Vivado，赛灵思打造了一个最先进的设计实现流程，可以让客户更快地达到设计收敛的目标。

3、可扩展的数据模型架构

为减少迭代次数和总体设计时间，并提高整体生产力，赛灵思用一个单一的、共享的、可扩展的数据模型建立其设计实现流程，这种框架也常见于当今最先进的ASIC 设计环境。Feist 说：“这种共享、可扩展的数据模型可让流程中的综合、仿真、布局规划、布局布线等所有步骤在内存数据模型上运行，故在流程中的每一步都可以进行调试和分析，这样用户就可在设计流程中尽早掌握关键设计指标的情况，比如时序、功耗、资源利用和布线拥塞等。而且这些指标的估测将在实现过程中随着设计流程的推进而更趋于精确。”

具体来说，这种统一的数据模型使赛灵思能够将其新型多维分析布局布线引擎与套件的RTL 综合引擎、新型多语言仿真引擎以及IP 集成器(IP Integrator)、引脚编辑器(Pin Editor)、布局规划器(Floor Planner)、芯片编辑器(Chip Editor) 等功能紧密集成在一起。此外，该数据模型使赛灵思能够为该工具套件配备全面的交叉探测功能，以便用户跟踪并交叉探测原理图、时序报告、逻辑单元或其它视图，直至HDL 代码中的给定问题。

4、芯片规划层次化，快速综合

Vivado为用户提供了设计分区的功能，可以分别处理综合、执行、验证的设计，使其可以在执行大型项目时，可以成立不同的团队分头设计。同时，新的设计保存功能可以实现时序结果的复用，并且可以实现设计的部分可重配置。

Vivado还包括一个全新的综合引擎，旨在处理数以百万计的逻辑单元。新的综合引擎的关键是对System Verilog的强大支持。“Vivado的综合引擎对System Veriog语言可综合子集的支持，比市场上任何其他工具都更好”Feist 说。它的综合速度是赛灵思ISE Design Suite综合工具XST的三倍，并支持“快速”模式，使得设计师迅速把握设计的面积和规模。另外，也让他们调试问题的速度比之前采用RTL或门级原理图快15倍。随着越来越多的ASIC设计者转向可编程平台，赛灵思还在整个Vivado设计流程中提升了了Synopsys 设计约束（SDC）。标准的使用开启了一个新的自动化水平，客户现在可以访问先进的EDA工具产生约束、检查跨时钟域、形式验证，甚至是利用像Synopsys PrimeTime那样的工具进行静态时序的分析。

将设计编程到器件上，在硬件中运行和/或使用IP 封装器将设计转为可重用的IP。随后使用IP 集成器将IP 集成到设计中，或在系统生成器(System Generator) 中运行IP。

软件特色

1、动态现场升级

利用赛灵思部分重配置技术，设计人员能夠即时变更器件的功能，无需全部重配置或重建链接，从而大幅提高了 All Programmable 器件的灵活性。通过提供在关键功能持续运行的状态下，用户也可以在已经部署好的系统中升级特性集、修复漏洞和演进到新标准的能力，极大地提升了系统的可升级性和可靠性。

2、这里输入标题

部分重配置技术实现了动态可配置性，在切换设计中的某些部分时，其余部分还能继续保持工作，完全不需停机，且几乎不影响成本与开发时间。

3、更多新功能介绍，可以在“Vivado2017.3新功能视频”中观看